Chapter 9 : Main Memory

MMU

가상 주소를 물리 주소로 변환하는 하드웨어 장치

Page Table

가상 페이지 번호를 물리 프레임 번호로 매핑하는 자료구조

PTBR (Page-Table Base Register)

현재 프로세스의 페이지 테이블 시작 주소를 기록하는 레지스터

Translation Look-Aside Buffer (TLB)

최근의 주소 변환 정보를 캐싱하여 페이지 테이블 접근을 빠르게 하는 캐시

PTLR (Page-Table Length Register)

현재 페이지 테이블의 유효 크기를 저장해 잘못된 주소 접근을 막는 레지스터

Reentrant Code

여러 프로세스가 동시에 공유할 수 있는 읽기 전용 코드

Inverted Page Table

물리 프레임마다 (pid, 가상페이지)를 기록해 전체 시스템에 하나만 존재하는 페이지 테이블 구조

Swapping

프로세스를 전체 단위로 디스크와 메모리 사이에 교환하는 메커니즘